线是信号的去路，平面才是回路。先定叠层和结构，再放器件，最后拉线。多数 SI/EMC 问题出在回流被切断。
四层板是默认起点。地平面尽量完整。
板框、安装孔、限高、连接器朝向先锁。
结构 → 电源 → 接口 → MCU → 其余。
电流走阻抗最低的回路，不是“回到芯片”。
短环路、够铜、去耦落地。
电容-过孔-平面，路径要短。
等长、等距、同参考，换层补回流过孔。
短、近芯片、远离开关电感和天线。
过孔有电感。大电流靠铜宽和过孔阵列。
极性、位号、阻焊桥，不要进焊盘。
按厂家能力设规则，不要第一次就 3/3 mil。
叠层、钢网、BOM、坐标，版本一起升。
两层板适合低速、大间距、预算极紧。四层是默认起点，六层以上给密集 BGA 和阻抗控制。
| 层 | 常见用途 |
|---|---|
| L1 | 器件、短走线、时钟、差分 |
| L2 | 完整地平面 |
| L3 | 电源平面，或电源 + 少量走线 |
| L4 | 次要走线、连接器引出 |
不要轻易把地平面割成孤岛。模拟地优先单点或磁珠，不要开一条缝让高速线跨过去。
板框来自结构，不是布线布完再裁。连接器、按键、指示灯、天线净空、散热开孔都要先锁。
电流不会“回到电源芯片”，而是走阻抗最低的回路。参考平面被分割、换层没有回流过孔、连接器下方地缺口，都会把环路突然放大。
电源完整性是给芯片一个低阻抗的能量来源。铜皮、过孔数量、平面和去耦一起构成 PDN。
原理图画了电容，布局才决定它有没有用。高频路径：芯片焊盘 → 过孔 → 平面 → 电容过孔 → 电容。
晶振尽量靠近芯片，负载电容地回流短，远离开关电感、继电器和天线。时钟线短、远离板边、周围有地。
不要用直角当装饰。边沿越快，谐波越多。晶振电路 →
过孔有电感和回流不连续性。电源去耦的高频路径应尽量短。热焊盘用过孔阵列把热送到内层或背面。
规则按你选择的厂家能力表来：最小线宽线距、过孔、铜到板边、阻抗。打样用宽松规则，量产再挑战极限。
DRC 清零后仍要人看：连接器方位、安装孔、差分是否跨分割、晶振周围。
Gerber、钻孔、叠层与阻抗说明、BOM、CPL/坐标、钢网、装配图、README。表面处理、板厚、颜色、是否沉金写清楚。